终结之谷瀑布吧 关注:3,652贴子:52,867
  • 21回复贴,共1

关于DMI和PLX的问题 望解答

只看楼主收藏回复

在使劲啃完吧主为了让大家体验到直连CPU的m2口写的三篇文章之后,个人有几个问题,希望能够得到解答
1.DMI指的是CPU留给PCH的,基于PCIE的牙签,这个我读进去了。但是当我们说DMI 2.0/3.0的时候,这个DMI究竟是对应多少根PCIE lane?
2.PLX的作用是扩充PCIE,那他和帖子某一楼提到的“强行被拆成两个x8的PCIE插槽”区别在哪里?是不是强拆会导致两个都只能跑到x8速率,而PLX则像一个交换机,理论上保证到CPU的PCIE总和为自己拿到的带宽,并且允许挂在PLX下的PCIE设备通讯(比如交火)?
3.这个是真的有点糊涂了 QS技术动态调配PCIE lane是在PLX还是PCH上完成的?某些主板允许选择让M.2口跑在Gen3的x2/x4速率上,并且在x4的时候干掉几个SATA的设计,是不是就是因为动态情况下,QS会优先保证SATA的速度,而降低M.2的速度,所以才设计这么一个强制锁定M.2到x4分开关?
希望能得到解答,谢谢吧主


回复
来自Android客户端1楼2017-02-06 21:19
    正在反复看..找到这张图
    这就明晰一点了 但是这是说单看DMI是Gen几,不去扒参数的话不知道等效带宽是多少吗
    另外说有的芯片组的PCIE不支持拆分只支持复制...
    我越听越晕了


    收起回复
    来自Android客户端2楼2017-02-06 21:36
      1:4 lanes
      2:是的
      3:在主板上完成


      收起回复
      来自Android客户端3楼2017-02-06 21:53
        第三题的锁x4应该不是你理解的,pch可不止几个sata,声卡网卡都要走的


        收起回复
        来自Android客户端5楼2017-02-07 07:23
          plx就是pci路由器可以把你进入的通道都变成x8但总线是不会变的


          回复
          来自Android客户端6楼2017-02-07 22:03