如题了，在网上已经看到部分疑似参数了，发觉ZEN5的L2L3是没有变化的，但我觉得ZEN5的CCD有可能比ZEN4的要小，缓存如果往高空发展的话，占地面积的确是可以缩小的，在内核与内核沟通方面，既可以走大道（RING）也可以抄近路（MESH）达到目的地的话，那数据传输的速度不就比现在快多了
到了3D的时候，如果L2也可以用TSV堆叠进行加量的话，L2增加带来的红利应该比只增加L3的红利更大
至于ZEN5C那里，我猜纯粹是新工艺版本的ZEN5上再把ZEN5D用TSV的方式加到CCX中，L3也许会加也许不加
最后那IO核可能到ZEN5这代都不会换（如果ZEN5这代霄龙顶格是192C的话，还真没有换IO的必要）